Thought Leadership

Spikedge Journal

Insights on embedded systems, edge AI, industrial software, and mission-critical engineering.

Featured

Sensör Füzyonunda Zaman Damgası: Hangi Saat, Nerede Vuruluyor

Kamera, IMU ve LiDAR'ı aynı durum kestiriminde birleştirmenin şartı ortak bir saat alanıdır. PTP/gPTP kurulumu, donanım ve yazılım damgası farkı, pozlama ortası tanımı, ROS 2 saat kaynakları ve senkronizasyon bütçesini çıkarma yöntemi.

Sensör FüzyonuIEEE 1588 / PTPgPTPZaman Senkronizasyonu
Spikedge MühendislikSeptember 5, 202610 min
Read Post

All Posts

Linux Çekirdeği

Çok Çekirdekli SoC'ta Çekirdek İzolasyonu: isolcpus Yetmez

isolcpus yalnızca yük dengelemeyi kapatır; tick, RCU, kworker, IPI ve kesmeler izole çekirdekte kalmaya devam eder. İzolasyonun yazılım ve donanım katmanlarında nerede sızdığı, nasıl doğrulandığı ve nerede kapanmadığı.

Spikedge Mühendislik5, 20269 min
OTA

OTA Güncellemede İşler Ters Giderse: Başarısızlık Modları ve A/B Tasarımı

Güç kesintisi, yarım indirme, imza doğrulama sırası ve rollback kilidi — OTA'yı mutlu yol yerine başarısızlık ağacı üzerinden tasarlamak. Atomik geçiş noktası, watchdog ile sağlık onayı ve A/B ile kurtarma imajı karşılaştırması.

Spikedge Mühendislik5, 202610 min
Bellek Yönetimi

Gömülü Sistemde Bellek Parçalanması: Aylar Sonra Çökmenin Sebebi

Sızıntı yokken RSS neden büyür? Heap parçalanmasının birikme mekanizması, ayırıcı seçimi (dlmalloc, TLSF, jemalloc), statik ayırma disiplini, RTOS ile Linux farkı, OOM killer davranışı ve teşhis yöntemi.

Spikedge Mühendislik5, 202610 min
TSN

TSN: Endüstriyel Ağda Zaman Hassas Haberleşmenin Mimarisi

IEEE 802.1 TSN tek bir standart değil, bir mekanizma kümesidir. Qav ile Qbv'nin farkı, koruma bandının gizli maliyeti, kararın hangi katmanda verildiği ve EtherCAT'in ne zaman rakip ne zaman tamamlayıcı olduğu.

Spikedge Mühendislik5, 202610 min
From the J722S EVM to a Production AM67A Board: What Actually Changes
TI AM67A

From the J722S EVM to a Production AM67A Board: What Actually Changes

What the order code commits you to, why eFuse cannot be undone, how the POH table binds product lifetime, and the temperature contradiction inside the datasheet itself. A production decision ledger drawn from AM67x SPRSPA3B, cited by section.

Spikedge Engineering5, 202616 min
AM67A: Running Linux and Cortex-R5F Together for Real-Time Control
TI AM67A

AM67A: Running Linux and Cortex-R5F Together for Real-Time Control

Which of the AM67A's three R5F cores are yours, why MAIN-R5F and MCU-R5F are not interchangeable, how remoteproc and RPMsg fit together, and six anti-patterns that cost the most time.

Spikedge Engineering5, 202613 min
AM67A Development Board: What the T3 Gemstone O1 Exposes of the Silicon
TI AM67A

AM67A Development Board: What the T3 Gemstone O1 Exposes of the Silicon

An independent look at an AM67A development board: how much of the SoC the T3 Gemstone O1 routes out, two constraints only the schematic shows, and what a dev board cannot validate.

Spikedge Engineering5, 202615 min
AM67A Vision Pipeline: How a Frame Travels from Sensor to Decision
TI AM67A

AM67A Vision Pipeline: How a Frame Travels from Sensor to Decision

VISS sub-blocks, SL2, the time-shared VPAC, DMPAC's real limits and where end-to-end latency actually goes on the TI AM67A.

Spikedge Engineering5, 202614 min
TI AM67A SoC: Cortex-A53, R5F and 4 TOPS Edge AI Architecture
TI AM67A

TI AM67A SoC: Cortex-A53, R5F and 4 TOPS Edge AI Architecture

A working engineer's read of the TI AM67A block diagram: three R5F cores and which two are yours, what 4 TOPS decomposes into, the VPAC3L/DMPAC split, and four places TI's own documents disagree.

Spikedge Engineering5, 202618 min
AM67A vs AM62A: Which TI Edge AI Processor Fits Your System?
TI AM67A

AM67A vs AM62A: Which TI Edge AI Processor Fits Your System?

Camera count, PCIe, the depth engine and functional safety decide this choice — not the TOPS column. A constraint-driven comparison from TI's current AM62Ax and AM67x datasheets.

Spikedge Engineering5, 202617 min
Jetson Orin NX ile Tarımsal Robotik: Gerçek Zamanlı Çıkarım Hattı
Jetson Orin

Jetson Orin NX ile Tarımsal Robotik: Gerçek Zamanlı Çıkarım Hattı

Tarımsal otonom sistemlerde görüntü işleme gecikmesi doğrudan ürün kaybına dönüşür. Donanım encoder'a geçiş, hat sadeleştirme ve glass-to-glass gecikmenin doğru ölçüm yöntemi.

Spikedge Mühendislik4, 20263 min
EtherCAT Master Stack: Bir Tezgâh Ölçümü
EtherCAT

EtherCAT Master Stack: Bir Tezgâh Ölçümü

EtherCAT, klasik Ethernet üzerinde çalışan ama tamamen farklı bir paradigma sunan bir fieldbus protokolüdür. Bu yazıda sıfırdan bir EtherCAT master stack nasıl kurulur, cycle jitter nasıl <5µs'nin altına çekilir ve gerçek üretim ortamında nasıl doğrulanır — osiloskop verileriyle anlatıyoruz.

Spikedge Mühendislik2, 20263 min
Gömülü Sistemleri Kalbinden Korumak: Fiziksel Güvenlik ve Şifreli BSP

Gömülü Sistemleri Kalbinden Korumak: Fiziksel Güvenlik ve Şifreli BSP

Fiziksel erişime açık savunma platformlarının güvenliğini siber saldırıların ötesine taşıyoruz. Secure Boot, RootFS şifreleme ve donanım tabanlı güven köklerine teknik bakış.

25, 20263 min
Edge AI'da Güç Paradoksu: Hailo-8 Neden Dengeleri Değiştiriyor?

Edge AI'da Güç Paradoksu: Hailo-8 Neden Dengeleri Değiştiriyor?

Benchmark tablolarının ötesinde bir saha analizi: Watt başına performans (FPS/W) metriği, modern C-UAS sistemlerinin görev ömrünü ve termal başarısını nasıl etkiler?

25, 20263 min
Gecikmeye Savaş Açmak: WebRTC ve Milisaniyelik Karar Mekanizmaları

Gecikmeye Savaş Açmak: WebRTC ve Milisaniyelik Karar Mekanizmaları

Video akışındaki 150ms'lik bir gecikme sahada neyi değiştirir? C-UAS ve İHA operasyonlarında gecikme bütçesinin ve tarayıcı tabanlı C2 sistemlerinin derinlemesine analizi.

25, 20263 min
Yocto Project: Donanımın Ruhuna Dokunan İşletim Sistemi Terziliği

Yocto Project: Donanımın Ruhuna Dokunan İşletim Sistemi Terziliği

Neden hazır bir Linux dağıtımı değil de Yocto? Bir gömülü sistem mühendisinin gözünden, BitBake ve Layer mimarisinin projeye kattığı gerçek özgürlüğü ve teknik derinliği tartışıyoruz.

25, 20263 min