Alle Fallstudien

Industrieprotokolle & Bewegungssteuerung

Laborverifiziert

EtherCAT-Master-Architektur mit 3,8µs Zykluszeit

P99-Zyklusjitter <4µs · Distributed-Clock-Synchronisation <100ns · PREEMPT_RT

NXP i.MX8M Plus · PREEMPT_RT Linux · IgH EtherCAT Master

8µs → 3,8µsEtherCAT-Zyklus
<100nsSlave-Synchronisationsfehler
<4µsFrame-Latenz
0Verpasste Zyklen / Stunde
Plattformi.MX8M Plus · Cortex-A53 + PREEMPT_RT
ProblemDer Standard-Ethernet-Stack konnte keinen deterministischen Zyklus garantieren
EingriffIgH-Master + PREEMPT_RT-Isolation + Distributed Clocks (DC)
Ergebnis3,8µs Zyklus · <100ns Synchronisation · Hot-Connect-Unterstützung

01Problem

Problem: Warum Standard-Ethernet nicht ausreichte

In Mehrachs-Servo-Topologien erfordert die Achsensynchronisation, dass der gesamte Bus auf eine gemeinsame Zeitbasis ausgerichtet ist. TCP/IP-Transport bringt ~1ms nicht-deterministische Latenz mit — koordinierte Bewegungsprofile sind damit unmöglich. Proprietäre Feldbus-Hardware bedeutet Vendor-Lock-in und Mehrkosten. Das Ziel: eine mikrosekunden-klassige, vorhersagbare EtherCAT-Master-Linie auf Standard-Ethernet-PHY-Hardware.

  • 01~1ms variable Latenz über den TCP/IP-Stack — für Achskoordination unbrauchbar
  • 02Zyklusjitter unter dem Standard-Kernel-Scheduler nicht kontrollierbar — Soft-IRQs und RCU-Callbacks unterbrachen den kritischen Pfad
  • 03Lokale Slave-Uhren drifteten im ±5µs-Band — Positionsfehler akkumulierten in der Mehrachsinterpolation
  • 04Hot-Connect-Szenarien erforderten einen Neustart der Master-State-Machine
  • 05Antriebsprofile (CiA 402) und Objektverzeichnis lagen in einer handgeschriebenen, schwer wartbaren Schicht

02Systemkontext

ProzessorNXP i.MX8M Plus — 4× Cortex-A53 @ 1,8GHz
KernelLinux 6.1 LTS + PREEMPT_RT-Patch
Master-StackIgH EtherCAT Master (vergleichend gegen SOEM evaluiert)
BustopologieMehrachs-Servo + I/O-Module — Linientopologie
SynchronisationEtherCAT Distributed Clocks (DC) — referenz-slave-basiert
AntriebsprofilCoE — CiA 402 (CANopen over EtherCAT)
MessungHardware-Timestamps + Oszilloskop-Zyklusmessung, P99-Reporting

03Ursachenanalyse

  1. 01Der NIC-Treiber lief im NAPI-Polling-Modus: Interrupt-Coalescing fügte EtherCAT-Frames 3–8µs variable Latenz hinzu
  2. 02Der Master-Thread lief in der allgemeinen CFS-Scheduler-Klasse — ohne RT-Priorität und ohne Kernisolation (isolcpus)
  3. 03Die Distributed-Clock-Startkalibrierung wurde übersprungen: Slave-Offsets wurden nie kompensiert
  4. 04Das PDO-Mapping blieb auf Standardwerten — ungenutzte Objekte wurden in jedem Zyklus transportiert
  5. 05Kernel-Soft-IRQ-Handler (inkl. Netzwerk) teilten sich den Kern mit dem Master — Worst-Case-Risiko verpasster Zyklen

04Was wir geändert haben

01

Dedizierter Kern unter PREEMPT_RT: Master-Thread auf SCHED_FIFO 99, isoliert via isolcpus + IRQ-Affinität

Zyklusjitter in ein deterministisches Band gezogen — P99 <4µs

02

Migration auf IgH EtherCAT Master mit NIC-Treiber im EtherCAT-spezifischen Polling-Modus

Coalescing-bedingte variable Latenz eliminiert — Zykluszeit von 8µs auf 3,8µs

03

Distributed-Clock-Kalibrierung: Referenz-Slave-Wahl + Offset-/Drift-Kompensation in der Startsequenz

Slave-Synchronisationsfehler von ±5µs auf <100ns reduziert

04

PDO-Maps achsspezifisch verschlankt; CiA-402-State-Machine über CoE standardisiert

Kleinere Frames; die Antriebsschicht schrumpfte auf ein wartbares Profil

05

Hot-Connect: Bus-Rescan und Rekonfiguration inkrementell ohne Anhalten des zyklischen Austauschs

Die Bewegungslinie bleibt beim Hinzufügen/Entfernen von Geräten unterbrechungsfrei

05Messergebnisse

MetrikVorherNachherΔ
EtherCAT-Zykluszeit8µs3,8µs−53%
Slave-Synchronisationsfehler±5µs<100ns−98%
Netzwerklatenz (Befehlspfad)~1ms (TCP)<4µs≈ −99,6%
Verpasste Zyklen (1h, Volllast)nicht messbar*0

06Geschäftswert

Ein deterministischer Feldbus ist das Rückgrat mehrachsiger Maschinen. Mikrosekunden-Zyklen und Nanosekunden-Synchronisation bedeuten höhere Interpolationsraten, weichere Bewegungsprofile und weniger mechanischen Verschleiß — auf Standard-Ethernet-Hardware.

  • 01Standard-Ethernet-PHY statt proprietärem Feldbus-Silizium — BOM-Kosten und Lieferflexibilität erhalten
  • 02Architektur bereit für IEC-62443-konforme Netzwerksegmentierung
  • 03CiA-402-Standardisierung machte den Antriebstausch herstellerunabhängig
  • 04Hot-Connect erlaubt Linienwartung ohne Produktionsstopp
  • 05Dieselbe Master-Architektur erweiterbar auf PROFINET-/CANopen-Bridging

Um Ihren Bedarf an Industrieprotokolle & Bewegungssteuerung auf Ihrer eigenen Plattform zu bewerten, planen Sie ein Embedded-Architektur-Audit oder bestimmen Sie Ihre Plattformklasse mit dem System-Anforderungsrechner.

Methodologiehinweis

  • Zykluszeiten mit Hardware-Timestamps und Oszilloskop gemessen; P99-Werte berichtet — keine Mittelwerte
  • Testbedingung: 1 Stunde unterbrechungsfreier Betrieb unter voller PDO-Last
  • * Verpasste Zyklen in der 'Vorher'-Konfiguration nicht sinnvoll messbar — Jitter lag vollständig außerhalb des Bandes
  • Alle Vergleiche auf identischer Hardware und identischer Bustopologie
  • Projektdetails vertraulich unter NDA — Kundenidentität anonymisiert
  • Rohmessdaten und Methodologiedokument auf Anfrage verfügbar

Ähnliche Determinismusprobleme auf Ihrem Motion-Control-Bus?

Kostenlose technische Bewertung — gemeinsam analysieren wir Latenz- und Determinismusprobleme in Ihrem System.

Alle Leistungsdaten in eigenem Labor unter reproduzierbaren Bedingungen ermittelt. Projektdetails vertraulich unter NDA. Methodologiedokument auf Anfrage verfügbar.