Vom Entwicklungsboard zum Serienprodukt: was sich beim AM67A wirklich ändert

Ein System, das auf einem AM67A-Entwicklungsboard läuft, ist noch kein fertigbares Produkt. Der Unterschied besteht auch nicht nur darin, eine Platine zu zeichnen: Manche Entscheidungen rasten unumkehrbar ein, und einige davon fallen, bevor die erste Leiterbahn gezogen ist — bei der Wahl der Bestellnummer.

Eines vorweg: Es stimmt nicht, dass TI für diesen Baustein keine Hardware-Unterlagen veröffentlicht. Es sind über dreißig Dokumente. Das Problem ist nicht ihr Fehlen, sondern dass sie unter drei verschiedenen Bauteilnamen verstreut sind und nirgends steht, welche Entscheidung in welchem Dokument einrastet. Diese Seite arbeitet diese Reihenfolge heraus. Alle Werte stammen aus dem AM67x-Datenblatt SPRSPA3B (März 2024, überarbeitet Juni 2026), mit Abschnittsangabe. Spikedge hat mit diesem Baustein keine Serienplatine gebaut; auf dieser Seite stehen keine Felddaten, Ausbeutewerte oder Messungen.

Das Register der unumkehrbaren Entscheidungen

Auf dem Weg zur Serie sind nicht alle Entscheidungen gleich. Manche lassen sich per Software-Update zurücknehmen, manche mit einer Platinenrevision — und manche gar nicht. Der Reihe nach:

Die Tabelle lässt sich nur auf eine Weise lesen: je weiter unten, desto teurer die Umkehr — und die härteste Zeile steht nicht am Ende, sondern bei der eFuse.

eFuse: der deutlichste Absatz des Datenblatts

Unter §6.8.4, „Impact to Your Hardware Warranty", formuliert das Datenblatt mit einer Klarheit, die technische Unterlagen selten erreichen. Sinngemäß:

• Sie akzeptieren, dass das eFusen des Bausteins mit Sicherheitsschlüsseln ihn dauerhaft verändert.
• Die eFuse kann fehlschlagen — durch eine fehlerhafte oder abgebrochene Programmiersequenz oder weil ein Schritt ausgelassen wurde.
• Schlägt die Fehlerkorrekturprüfung der Produktionsschlüssel fehl, oder ist das Abbild nicht mit den aktuell aktiven Produktionsschlüsseln signiert (und gegebenenfalls verschlüsselt), gelingt der Secure Boot nicht.
• Solche Fälle machen den Baustein unbrauchbar, und TI kann nicht mehr feststellen, ob er vor dem eFuse-Versuch seinen Spezifikationen entsprach.
• Folglich übernimmt TI für fehlerhaft eFuste Bausteine keinerlei Haftung, auch keine Gewährleistung.

Die zugehörigen Hardware-Anforderungen stehen im selben Abschnitt:

• Programmiert wird durch Anlegen einer Spannung an den VPP-Pin: 1,71 – 1,89 V (nominal 1,8 V), maximal 400 mA, Anstiegsrate beim Einschalten höchstens 6 × 10⁴ V/s.
• Die Sperrschichttemperatur muss während der Programmierung zwischen 0 und 85 °C liegen — ein deutlich engeres Fenster als der allgemeine Betriebsbereich des Bausteins.
• VPP muss abgeschaltet sein, solange nicht programmiert wird. Im Normalbetrieb bleibt der Pin ohne Programmierunterstützung unbeschaltet (NC), mit Unterstützung liegt er auf 0 V.
• VPP darf erst nach der ordnungsgemäßen Einschaltsequenz hochgefahren werden.
• Die OTP-Schreibsoftware liegt in keinem Repository; das Datenblatt verweist auf die örtliche TI-Vertretung.

Vier Konsequenzen treffen unmittelbar den Platinenentwurf: eine schaltbare und messbare 1,8-V-Quelle für VPP, ein Prüfplatz, der den Baustein während der Programmierung unter 85 °C hält, eine Stromversorgungsarchitektur, die den Abbruch der Sequenz verhindert, und eine schriftliche Prozedur für einen Fertigungsschritt, der genau einmal läuft. Nichts davon existiert auf einem Entwicklungsboard.

Bausteintyp: in welchem Zustand das Bauteil ankommt und in welchen es übergeht

Das Datenblatt beschreibt diesen Übergang nicht — die Zeichenfolgen HS-FS, HS-SE und keywriter kommen im Volltext von SPRSPA3B überhaupt nicht vor. Der Ablauf steht in eigenen TI-Dokumenten:

• HS-FS (High Security – Field Securable): Der Kundenschlüsselbereich ist leer. In diesem Zustand kommt das Bauteil an.
• HS-SE (High Security – Security Enforced): der Zustand, nachdem der Kunde eigene Wurzelschlüssel programmiert hat. TI bezeichnet ihn als Serienbaustein.
• Der Übergang erfolgt mit dem OTP Keywriter: Der Kundenwurzel-Schlüsselsatz — optional zusätzlich ein Ersatzsatz — wird auf den Zielbaustein programmiert.
• In TI-eigenen Worten: „Der Vorgang ist unumkehrbar, sobald die eFuse mit Kundenschlüsseln programmiert wurde."

Drei Hinweise:

1. Das Dokument zu diesem Ablauf ist nicht AM67A-spezifisch. SPRAD04 trägt den Stand Januar 2022 und ist um die Generation J721E/TDA4VM herum geschrieben; die Zeichenfolgen J722S, AM67, TDA4VEN und TDA4AEN kommen darin nicht vor. Maßgeblich für dieses Bauteil sind das TRM (SPRUJB3D) und die Dokumentation des TISCI Key Writer; SPRAD04 liefert die Form des Ablaufs, nicht die Bauteildetails.

2. Das Schlüsselformat unterscheidet sich bei diesem Baustein. Die Key-Writer-Dokumentation nennt EC-Schlüssel für SMPK und BMPK als unterstützt für am62x, am62ax, am62px, am64x und am275. J722S/AM67A steht nicht auf dieser Liste — hier ist der Schlüsselsatz also RSA-4096. Schlüsselinfrastruktur, HSM und Signaturablauf sind darauf auszulegen. Das ist kein Detail, das sich später ändern lässt.

3. Der Rückgabeprozess ist kein Weg zurück. TIs Dokument zum HS Device Customer Return Process (SPRADG2) beschreibt, wie sich auf einem zurückgesandten Baustein über ein an die UID gebundenes signiertes Zertifikat der JTAG-Debug-Port entsperren lässt. Die eingebrannten Kundenschlüssel bleiben bestehen. Es ist ein Weg zur Fehlersuche, kein Weg, die Schlüsselprogrammierung rückgängig zu machen.

Wozu die Bestellnummer Sie verpflichtet

Tabelle 9-1 löst jedes Feld der Bauteilnummer auf. Die Reihenfolge lautet: a + Basisnummer + r (Revision) + Z (Geschwindigkeitsklasse) + f (Merkmale) + Y (Sicherheit) + t (Temperatur) + Gehäuse + R.

Angewandt auf die vier Bauteilnummern im Package Option Addendum von SPRSPA3B (Stand 15. August 2025) — jede ist zusätzlich mit einer .B-Zeile geführt, insgesamt acht Zeilen:

AM67A94AKGHIAMWR · AM67A74AKGHIAMWR · AM6754AKGHIAMWR · AM6734AKGHIAMWR

Feld für Feld aufgelöst sagen alle vier dasselbe: A (SR 1.0) · K (Geschwindigkeitsklasse K) · G (Basismerkmale) · H (Sicherheitsfeld, erster Wert des Bereichs H–R) · I (Temperatur) · Gehäuse AMW · R Gurtrolle.

Daraus folgen drei praktische Punkte:

1. Geschwindigkeitsklasse J steht nicht auf der Liste. Alle vier Katalogbausteine tragen K. Laut Tabelle der Geschwindigkeitsklassen beträgt die nominale Kernspannung bei J 0,75 V und bei K 0,85 V; die LPDDR4-Rate liegt bei J zwischen 3200 und 3733, bei K zwischen 3466 und 4000 MT/s. Die Stromversorgung ist also auf eine 0,85-V-Kernschiene auszulegen, nicht auf 0,75 V. (Das Addendum trägt den Stand August 2025, der Datenblattrumpf Juni 2026; kommen später Bausteine der Klasse J hinzu, ändert sich das — vor der Bestellung bei TI bestätigen lassen.)

2. Das Sicherheitsfeld ist nicht leer. Bei allen vier steht im Feld Y ein H, kein G. Tabelle 9-1 definiert den Bereich H–R als „gesichert mit Produktionsschlüssel". Fußnote 2 zu Tabelle 4-1 knüpft die Verfügbarkeit der Sicherheitsfunktionen — Secure Boot und kundenprogrammierbare Schlüssel — unmittelbar an dieses Y-Feld. Die Secure-Boot-Architektur ist entsprechend zu planen; zum Ablauf der Schlüsselprogrammierung siehe TI Jacinto7 HS Device Development (SPRAD04) und die Dokumentation des TISCI Key Writer.

3. Innerhalb des Dokuments gibt es einen dreifachen Temperaturwiderspruch. Tabelle 9-1 definiert t = I als –40 °C bis 105 °C und verweist in Klammern auf die „Recommended Operation Conditions". In Rev. B enthält diese Tabelle in §6.4 jedoch genau eine TJ-Zeile: Prüfbedingung „125°C Industrial and Automotive", MIN –40, MAX 125 °C. Eine Zeile für 105 °C steht dort nicht. Das Package Option Addendum trägt für dieselben Bauteilnummern in der Spalte „Op temp (°C)" –40 bis 125 ein.

Das Feld I der Bestellnummer verweist also auf eine Tabelle, die den von ihm benannten Bereich nicht mehr enthält. Ganz verschwunden ist 105 °C aus dem Datenblatt nicht — in der POH-Tabelle in §6.3 hat der Wert weiterhin eine eigene Zeile. Zum Vergleich: Das AM62Ax-Datenblatt benennt beide Klassen ausdrücklich, sowohl in der POH-Tabelle als auch in den Betriebsbedingungen, als EXTENDED (–40 bis 105 °C) und AUTOMOTIVE (–40 bis 125 °C). Das AM67x-Datenblatt tut das nicht.

Diese Seite löst den Widerspruch nicht auf: fragen Sie bei TI nach, bevor Sie ein Temperaturbudget auf eine der beiden Angaben stützen. Die falsche Wahl schlägt direkt auf die POH-Tabelle durch — und von dort auf die Produktlebensdauer.

Power-On Hours: die Tabelle, die über die Lebensdauer entscheidet

Abschnitt 6.3 gehört für ein Serienprodukt zu den bindendsten Tabellen des Dokuments und zu den am seltensten aufgeschlagenen:

Die Fußnoten wiegen schwerer als die Tabelle:

• Eines der beiden Profile wird gewählt und über die gesamte Anwendungslebensdauer beibehalten. Sie zu mischen, um Temperatur oder POH zu strecken, kann das Risiko von Zuverlässigkeitsausfällen erhöhen; TI rät davon ab.
• Das 125-°C-Profil ist nicht schlicht als „20 000 Stunden" definiert, sondern über eine bestimmte Temperaturverteilung: 5 % bei −40 °C, 65 % bei 70 °C, 20 % bei 110 °C, 10 % bei 125 °C. Hält Ihr Wärmekonzept diese Verteilung nicht ein, gilt der Wert von 20 000 Stunden für Sie nicht.
• POH ist eine Funktion von Spannung, Temperatur und Zeit; höhere Spannungen und Temperaturen senken den Wert.

100 000 Stunden entsprechen rund 11,4 Jahren Dauerbetrieb, 20 000 Stunden rund 2,3 Jahren. Der Unterschied zwischen beiden ist eine Produktentscheidung, kein Detail des Wärmekonzepts. Zusammen mit dem Temperaturwiderspruch oben heißt das: Wer nicht weiß, in welcher POH-Zeile er steht, kennt auch die Nutzungsdauer seines Produkts nicht.

Wärme: welchen Wert Sie wann verwenden dürfen

Abschnitt 6.9.1 nennt für das AMW-Gehäuse folgende Werte:

Entscheidend ist die Fußnote: Diese Werte beruhen auf einem JEDEC-definierten 2S2P-System (außer RΘJC, dem ein 1S0P-System zugrunde liegt) und ändern sich je nach Umgebung und Anwendung. Unmittelbar danach sagt das Datenblatt, was daraus folgt: Es wird empfohlen, thermische Simulationen auf Systemebene mit der ungünstigsten Leistungsaufnahme des Bausteins durchzuführen.

RΘJA = 12,6 °C/W ist also nicht der Wert Ihrer Platine, sondern der der JEDEC-Testplatine. Wenn Ihr Lagenaufbau nicht dem Referenzaufbau entspricht, die Kupferfläche abweicht oder Nachbarbauteile mitheizen, gilt diese Zahl für Sie nicht. Die Serienentscheidung fällt anhand der eigenen Simulation — und für deren Eingangsgröße, die ungünstigste Leistungsaufnahme, verweist §6.6 auf das Power Estimation Tool (SPRUJD0).

Stromversorgung: keine Reihenfolge, sondern der Abstand zwischen den Schienen

Auf dem Entwicklungsboard ist die Stromversorgung bereits gelöst; auf der Serienplatine lösen Sie sie. Ihre härtesten Regeln versteckt das Datenblatt hier in den Fußnoten.

Gemeinsame Quelle vorgeschrieben. Fußnote 2 zu §6.4 verlangt, dass folgende Schienen aus derselben Quelle gespeist werden: VDD_CORE, VDDA_CORE_CSI_DSI, VDDA_CORE_CSI_DSI_CLK, VDDA_CORE_USB0, VDDA_CORE_USB1 und VDDA_DDR_PLL0. Zusätzlich wird geraten, die Differenz zwischen VDD_CORE und VDDA_CORE_USB innerhalb von ±1 % zu halten.

Die Regel ist keine Reihenfolgeliste, sondern eine Differenzgrenze. Die Fußnoten zu Tabelle 6-6 in §6.11.2.2.1 formulieren die Bedingung nicht über eine Abfolge, sondern über die momentane Spannungsdifferenz:

• VDDR_CORE darf VDD_CORE + 0,18 V beim Hochfahren und beim Herunterfahren zu keinem Zeitpunkt überschreiten (Fußnote 12).
• Liegt VDD_CANUART an einer dauerhaft eingeschalteten Quelle, darf VDD_CORE zu keinem Zeitpunkt VDD_CANUART + 0,18 V überschreiten — woraus folgt, dass VDD_CANUART vor VDD_CORE hochfahren und nach ihm herunterfahren muss (Fußnote 9).

Der Unterschied ist praktisch bedeutsam: Mit einer Prüfung der Einschaltreihenfolge allein ist das nicht nachgewiesen. Auch bei korrekter Reihenfolge kann die Differenz zweier Schienen während der Flanken kurzzeitig über 0,18 V liegen. Der Nachweis verlangt, die Differenz über die gesamte Flanke zu messen.

Flankensteilheit. Zum Schutz der internen ESD-Strukturen empfiehlt das Datenblatt, die Anstiegsrate der Versorgung unter 18 mV/µs zu halten — bei einer 1,8-V-Versorgung also eine Flanke von mehr als 100 µs.

Und die Leistungsangabe steht nicht im Datenblatt. Abschnitt 6.6 nennt überhaupt keine Werte zur Leistungsaufnahme; er verweist das Thema vollständig an das Power Estimation Tool (SPRUJD0, Juli 2024). Dieses Werkzeug gibt zusätzlich eine Tabelle der PDN-Ströme bei TJ = 125 °C oder 105 °C aus. Die Eingangsgröße Ihrer thermischen Simulation stammt von dort und lässt sich nicht aus dem Datenblatt ablesen.

Layout: die zwei Stellen, an denen TI wirklich vorschreibt

Der größte Teil des Datenblatts informiert. Zwei Abschnitte schreiben vor.

LPDDR4

Der Schlusssatz von §8.2.1 lässt keinen Spielraum: „TI unterstützt ausschließlich Platinenentwürfe mit LPDDR4-Speichern, die dem Leitfaden dieses Dokuments folgen." Gemeint ist Jacinto 7 LPDDR4 Board Design and Layout Guidelines (SPRACN9 Rev. F). Die Regeln zu Anordnung und Leitungsführung stehen dort; sie sind zu konkret, um sie hier zu paraphrasieren, und gehören aus dem Leitfaden selbst gelesen.

Dazu kommt eine zweite Warnung in Fußnote 2 der Tabelle der Geschwindigkeitsklassen: Die maximale DDR-Frequenz wird sowohl vom verwendeten Speichertyp (Hersteller) als auch von der Leiterplattenausführung begrenzt. Das Datenblatt empfiehlt zudem, softwareseitig die niedrigste LPDDR4-Übertragungsrate zu nutzen, die die Anforderungen des Systems erfüllt — in der Serie bedeutet das Reserve sowohl bei der Leistungsaufnahme als auch bei der Signalintegrität.

OSPI / QSPI / SPI

Hier (§8.2.2.1) stehen die Zahlenwerte unmittelbar im Datenblatt:

• Der Ausgang OSPI[x]_CLK muss mit dem CLK-Eingang des angeschlossenen Bausteins verbunden sein.
• Die Laufzeit von OSPI[x]_CLK zum CLK-Pin des angeschlossenen Bausteins muss ≤ 450 ps betragen (etwa 7 cm als Stripline, etwa 8 cm als Microstrip).
• Die Laufzeit jeder Leitung OSPI[x]_D[y] und OSPI[x]_CSn[z] ist auf ±60 ps an die Taktleitung anzugleichen.
• Empfohlen wird eine 50-Ω-Leitungsführung mit Serienabschlüssen.

Auf einer Serienplatine, die von OSPI bootet, sind diese vier Punkte das Abnahmekriterium des Entwurfs. Zum Verhalten im Feld gehört zusätzlich die OSPI Tuning Procedure (SPRACT2).

Pin-Multiplexing: eine Merkmalsliste ist kein Schaltplan

Der Hinweis direkt unter Tabelle 4-1 nennt die teuerste Überraschung, die auf Teams am Beginn des Platinenentwurfs wartet: Die Verfügbarkeit der dort gelisteten Merkmale ist eine Funktion gemeinsam genutzter IO-Pins. Die Signale vieler Funktionen sind auf eine begrenzte Zahl von Pins gemultiplext. Das Datenblatt verweist auf SysConfig, um Signalfunktionen den Pins zuzuordnen, und ergänzt, dass sich so die Einschränkungen des Multiplexings überhaupt erst erkennen lassen.

In der Praxis: Ein Entwurf, der vier CSI-2-Eingänge, PCIe, USB 3.0, drei CAN-FD und neun UARTs aus der Merkmalsliste übernimmt und alle in den Schaltplan setzt, stellt beim Öffnen von SysConfig womöglich fest, dass sich ein Teil davon nicht gleichzeitig herausführen lässt. Diese Prüfung gehört vor den Schaltplan, nicht dahinter.

Was sich auf der Softwareseite ändert

Mit der Hardware ändert sich die Software, und drei Punkte trennen hier die Serienplatine vom Entwicklungsboard:

1. Wird die Funktion tatsächlich unterstützt? Das Datenblatt beantwortet diese Frage nicht selbst; der Hinweis unter Tabelle 4-1 verweist auf das Software Build Sheet — getrennt für PROCESSOR-SDK-AM67 und PROCESSOR-SDK-AM67A. Das Dokument liegt im Download-Reiter der SDK-Seite. Es ist der erste Schritt zur Prüfung eines Architekturplans: Eine im Silizium vorhandene Funktion kann im SDK ohne Treiber sein.

2. Der Device Tree trägt nicht den Namen Ihrer Platine. Im Mainline-Linux heißen alle Dateien auf SoC-Ebene k3-j722s*; die mit am67a im Namen liegen auf Platinenebene. Die .dts, die Sie für Ihre Serienplatine schreiben, beschreibt Ihr Layout, nicht das des EVM, und setzt auf k3-j722s-main.dtsi auf.

3. Von welcher Seite stammt Ihr SDK? Die SDK-Seiten unter den Namen AM67A und J722S entwickeln sich nicht im gleichen Takt, und die R5F- und C7x-Seite gibt es nur unter J722S. Diese Spaltung ist vollständig in der AM67A / J722S Dokumentenübersicht beschrieben, die Bindung der Artefakte an die SDK-Version in Vom trainierten Modell zum Gerät.

Welche TI-Dokumente Sie für das Serienlayout brauchen

Der Vermerk „familienweit" bei den letzten drei Zeilen ist wichtig: Diese Dokumente sind für die Jacinto7-Familie geschrieben, nicht speziell für den AM67A. Gehen Sie nicht davon aus, dass jeder Schritt darin für dieses Bauteil wörtlich gilt; gleichen Sie sie mit Datenblatt und TRM ab.

Und die Errata hat ihre eigene Falle: Errata April 2025, Datenblatt Juni 2026. Die Errata ist älter als das Dokument, das sie einschränkt. Lassen Sie sich vor Beginn des Platinenentwurfs den aktuellen Stand beider direkt von TI bestätigen.

Was diese Seite nicht beantworten kann

Das Folgende verlangt Hardware und Felderfahrung. Da Spikedge mit diesem Baustein keine Serienplatine gebaut hat, steht hier auch keine Schätzung:

• Der reale RΘJA eines konkreten Layouts und welche TJ bei welcher Verlustleistung erreicht wird.
• Wie sich das Leistungsprofil bei vier CSI-2-Kameras unter Volllast verändert und was das für die Einschaltreihenfolge bedeutet.
• Wie lange der eFuse-Schritt in einer Fertigungslinie dauert und mit welcher Fehlerrate.
• Wie weit sich die LPDDR4-Rate auf einer konkreten Platine praktisch treiben lässt.

Sobald gemessen wurde, erscheinen die Ergebnisse samt Randbedingungen unter technische Nachweise.

Weiterführende Spikedge-Seiten

• AM67A oder AM62A: Prozessorauswahl — die Entscheidung vor der Bestellnummer
• TI AM67A SoC-Architektur — Blöcke und Variantenunterschiede
• AM67A / J722S Dokumentenübersicht — welches Dokument was enthält
• Vom trainierten Modell zum Gerät — wie das Modell ins BSP kommt
• T3 Gemstone O1 — technische Analyse — eine AM67A-Platine, aus dem Schaltplan gelesen